SALPHOENIX®1A 系列 FPGA
PLL 用户手册

上海安路信息科技股份有限公司

UG_906（v1.2）2022 年 08 月

Confidential

目 录

目 录 I

1 PLL 简介 1

2 PLL 结构 1

2.1 PLL 模块 2

2.2 PLL 端口说明 4

2.3 PLL 参数描述 5

2.4 时钟反馈模式 10

2.5 硬件特性 12

2.5.1 压控振荡器（VCO） 12

2.5.2 PLL 锁定 13

2.5.3 PLL 相移 13

2.5.4 占空比调整 14

2.6 小数分频 14

2.7 展频 15

3 PLL 动态相位调整 17

3.1 动态相位细调 17

3.2 动态相位粗调 18

4 动态配置 20

4.1 介绍 20

4.2 PLL 动态配置参数组 20

4.3 PLL 动态配置端口和参数 25

4.4 PLL 动态配置参考时序图 26

5 PLL 级联 28

6 版本信息 28

免责声明 29

1 PLL 简介

SALPHOENIX®1A（以下简称 PH1A）系列 FPGA 的 PLL 部分,PLL 能够给各个模块提供可靠、高性能的时钟。同时多种时钟资源可作为 PLL 的输入时钟。各个时钟输入源与 PLL 之间连接的示意如图 1 所示。



图 1 时钟输入与 PLL 时钟连接示意图

2 PLL 结构

PH1A 系列 FPGA 中提供了多个 PLL，可以实现高性能的时钟管理功能，同时适用于各种频率的合成器，能够为外部和内部提供低抖动的时钟，主要功能特点如下所示：

- 7 路时钟输出（可支持反向时钟输出）
- 7 路时钟小数分频输出
- 动态相位调整
- 动态配置
- 展频（SSC）
- 占空比调整
- 相位调整
- 四种反馈模式

PH1A 系列 FPGA 的 PLL 结构如图 2-1 所示。输入参考时钟可通过参考时钟分频系数（N）进行分频,鉴频鉴相器(PFD)通过比较参考时钟和反馈时钟之间的相位和频率关系。然后通过鉴相器比较两个时钟之间的输出，转换成一个数字误差信号送到电荷泵（CP），之后通过电荷泵（CP）输出一个模拟信号，最终通过滤波器（LPF）滤波后的电压信号送到压控振荡器（VCO），压控振荡器(VCO)生成一个多相位时钟信号。鉴频鉴相器（PFD）会不断的给压控振荡器(VCO)传送电压信号，当压控振荡器(VCO)频率过高时，控制鉴频鉴相器（PFD）传送一个下降信号控制电压降低，当压控振荡器(VCO)频率过低时，控制鉴频鉴相器（PFD）传送一个上升信号控制电压升高，从而保持环路的稳定性。另外在反馈路径上提供单独的反馈时钟分频器（M），可以单独控制 PLL 的反馈时钟，保证能够实现灵活时钟反馈。PLL 的具体特性表如表 2-1 所示



图 2-1 PLL 模块结构图

表 2-1 PH1A PLL 特性表

Feature	PH1A PLL
时钟输出端口数	7 （支持反向输出）
参考时钟分频系数(N)	1 to 128
反馈时钟分频系数(M)	1 to 128
输出时钟分频系数(C0-6)	1 to 128
用户动态相位调整	支持
锁定状态输出	Lock
带宽	HIGH、LOW、MEDIUM
占空比调整	支持
小数分频	支持（C0~C6 均支持，VCO 为参考时钟的小数倍时使用）
展频（SSC）	支持
动态配置	支持

2.1 PLL 模块

PH1A 系列 FPGA 的 PLL 提供了丰富的输入输出端口，可以满足多种时钟的输入和输出需求。具体 PLL 的端口如图 2-1-1 所示。



图 2-1-1 PLL 模块端口

PH1A 系列 FPGA 的 PLL 中提供了常用的功能端口，同时输出分频、相位调整、占空比调整都可以在上述端口中实现。具体端口分类如表 2-1-1 所示

表 2-1-1 PH1A 系列 PLL 端口分类

分组	描述	端口
PLL 输入输出	时钟输入	refclk，fbkclk
	时钟输出	clkc，clkcb
	控制端口	clkc_en，clkc_rst，pllreset，refclk_rst，wakeup
	状态端口	lock

分组	描述	端口
动态相移	时钟输入	psclk
	控制输入	psclksel，psstep，psdown，cps_step
	状态端口	psdone
展频	控制端口	ssc_en，ext_freq_mod_en，ext_freq_mod_val
	时钟输入	ext_freq_mod_clk
PLL 掉电模式	控制端口	pllpd
动态配置	时钟输入	drp_clk
	控制端口	drp_rstn，drp_sel，drp_rd，drp_wr，drp_wdata，drp_rdata，drp_addr
	状态端口	drp_err，drp_rdy

2.2 PLL 端口说明

表 2-2-1 PH1A 系列 PLL 端口说明

引脚名称	输入/输出	位宽/bit	描述
refclk	input	1	PLL 参考时钟输入
refclk_rst	input	1	PLL 参考时钟输入复位管脚，该功能暂时未开放
fbkclk	input	1	反馈时钟输入
pllreset	input	1	PLL 复位，高有效。
pllpd	input	1	PLL 电源开关，高电平：PLL 关断，
psclk	input	1	动态相位调整时钟
psclksel	input	3	动态相位调整选择某一路输出进行相移
psstep	input	1	动态相移触发信号，上升沿有效
psdown	input	1	动态相移方式，增加或者减少
clkc_rst	input	2	输出时钟复位，clkc_rst[0]:控制 clkout_c[0:3]复位，clkc_rst[1]:控制 clkout_c[4:6]复位，高电平复位
clkc_en	input	8	输出时钟使能
cps_step	input	1	动态粗调相位控制信号
wakeup	input	1	Pll 同步唤醒功能，在锁定之前使得 PLL 从内部切换到外部，该功能暂时未开放
ssc_en	input	1	展频使能信号，高电平有效，开启 SSC 功能时需要固定接 1
ext_freq_mod_clk	input	1	展频外部时钟输入端口，可支持任意波形输入，调制深度小于 3%
ext_freq_mod_en	input	1	展频外部时钟输入使能信号，高电平有效

引脚名称	输入/输出	位宽/bit	描述
ext_freq_mod_val	input	17	展频外部输入幅度调节
drp_clk	input	1	动态配置时钟输入
drp_rstn	input	1	动态配置复位信号，低电平复位
drp_sel	input	1	动态配置片选信号输入，高电平有效
drp_rd	input	1	动态配置读使能信号，高电平有效
drp_wr	input	1	动态配置写使能信号，高电平有效
drp_addr	input	8	动态配置写地址信号
drp_wdata	input	8	动态配置数据输入信号
lock	output	1	PLL 锁定输出，高有效
clkc	output	8	PLL 时钟输出
clkcb	output	8	PLL 时钟输出，与 clkc 反向
psdone	output	1	动态相位移位完成
drp_rdy	output	1	动态配置读数据结束标志，可进行下次读数据
drp_err	output	1	动态配置错误标志位，高有效
drp_rdata	output	8	动态配置数据读出端口，数据无延迟输出

2.3 PLL 参数描述

PLL 具体参数列表如表 2-3-1 所示。

表 2-3-1 PH1A 系列 PLL 端口说明

Attribute	Allowed Values	Default	Descriptions
WORK_MODE	"USER", "WAKE_UP"	"USER"	配置模式或则用户模式启动 PLL 的参数控制
FBKCLK	CLKC0_EXT, CLKC1_EXT, CLKC2_EXT, CLKC3_EXT, CLKC4_EXT, CLKC5_EXT, CLKC6_EXT	"CLKC0_EXT"	反馈时钟路径选择
FBKCLK_INT	"SSCCLK", "CLKC0_INT", "CLKC1_INT", "CLKC2_INT", "CLKC3_INT", "CLKC4_INT", "CLKC5_INT", "VCO_PHASE0"	"VCO_PHASE0"	反馈时钟内部路径选择
REFCLK_USR_RST	"ENABLE", "DISABLE"	"ENABLE"	参考时钟用户复位
PLL_USR_RST	"ENABLE", "DISABLE"	"ENABLE"	PLL 用户 reset
PLL_FEED_TYPE	"INTERNAL", "EXTERNAL"	"INTERNAL"	反馈模式选择，内部反馈还是外部反馈

Attribute	Allowed Values	Default	Descriptions
REFCLK_DIV	1-128	1	输入时钟分频
LPF_RES	0-7	2	带宽设置相关参数
LPF_CAP	0-3	2	
ICP_CUR	0-31	12	
GMC_GAIN	0-7	2	
FRAC_ENABLE	"ENABLE","DISABLE"	"DISABLE"	小数分频使能
DITHER_ENABLE	"ENABLE","DISABLE"	"DISABLE"	小数分频相关参数，使能小数分频时，设置成 enable
FBCLK_DIV	1-128	1	反馈时钟分频
SDM_FRAC	0-4095	0	小数分频系数
MPHASE_ENABLE	"ENABLE","DISABLE"	"DISABLE"	VCO 多相位输出使能
PHASE_PATH_SEL	0-6	0	动态细调相位时输出路径的选择控制
DYN_PHASE_PATH_SEL	"ENABLE","DISABLE"	"DISABLE"	动态相移使能
DYN_FPHASE_EN	"ENABLE","DISABLE"	"DISABLE"	动态细调使能
DYN_CPHASE_CLKC0_DIV2_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC0 输出路径预除 2 动态相移使能
DYN_CPHASE_CLKC1_DIV2_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC1 输出路径预除 2 动态相移使能
DYN_CPHASE_CLKC2_DIV2_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC2 输出路径预除 2 动态相移使能
DYN_CPHASE_CLKC3_DIV2_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC3 输出路径预除 2 动态相移使能
DYN_CPHASE_CLKC4_DIV2_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC4 输出路径预除 2 动态相移使能
DYN_CPHASE_CLKC5_DIV2_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC5 输出路径预除 2 动态相移使能
DYN_CPHASE_CLKC6_DIV2_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC6 输出路径预除 2 动态相移使能
DYN_CPHASE_CLKC0_DIV_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC0 输出路径分频器动态相移使能
DYN_CPHASE_CLKC1_DIV_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC1 输出路径分频器动态相移使能
DYN_CPHASE_CLKC2_DIV_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC2 输出路径分频器动态相移使能
DYN_CPHASE_CLKC3_DIV_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC3 输出路径分频器动态相移使能
DYN_CPHASE_CLKC4_DIV_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC4 输出路径分频器动态相移使能
DYN_CPHASE_CLKC5_DIV_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC5 输出路径分频器动态相移使能
DYN_CPHASE_CLKC6_DIV_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC6 输出路径分频器动态

Attribute	Allowed Values	Default	Descriptions
			相移使能
CLKC0_FPHASE	0-7	0	CLKC0 输出细调参数
CLKC1_FPHASE	0-7	0	CLKC1 输出细调参数
CLKC2_FPHASE	0-7	0	CLKC2 输出细调参数
CLKC3_FPHASE	0-7	0	CLKC3 输出细调参数
CLKC4_FPHASE	0-7	0	CLKC4 输出细调参数
CLKC5_FPHASE	0-7	0	CLKC5 输出细调参数
CLKC6_FPHASE	0-7	0	CLKC6 输出细调参数
CLKC0_FPHASE_RSTSEL	0,1	0	CLKC0 静态细调相移解除复位的选择
CLKC1_FPHASE_RSTSEL	0,1	0	CLKC1 静态细调相移解除复位的选择
CLKC2_FPHASE_RSTSEL	0,1	0	CLKC2 静态细调相移解除复位的选择
CLKC3_FPHASE_RSTSEL	0,1	0	CLKC3 静态细调相移解除复位的选择
CLKC4_FPHASE_RSTSEL	0,1	0	CLKC4 静态细调相移解除复位的选择
CLKC5_FPHASE_RSTSEL	0,1	0	CLKC5 静态细调相移解除复位的选择
CLKC6_FPHASE_RSTSEL	0,1	0	CLKC6 静态细调相移解除复位的选择
CLKC0_CPHASE_DIV2	0,1	0	CLKC0 静态粗调预除 2 初始状态选择
CLKC1_CPHASE_DIV2	0,1	0	CLKC1 静态粗调预除 2 初始状态选择
CLKC2_CPHASE_DIV2	0,1	0	CLKC2 静态粗调预除 2 初始状态选择
CLKC3_CPHASE_DIV2	0,1	0	CLKC3 静态粗调预除 2 初始状态选择
CLKC4_CPHASE_DIV2	0,1	0	CLKC4 静态粗调预除 2 初始状态选择
CLKC5_CPHASE_DIV2	0,1	0	CLKC5 静态粗调预除 2 初始状态选择
CLKC6_CPHASE_DIV2	0,1	0	CLKC6 静态粗调预除 2 初始状态选择
CLKC0_CPHASE	0-127	0	CLKC0 输出粗调参数
CLKC1_CPHASE	0-127	0	CLKC1 输出粗调参数
CLKC2_CPHASE	0-127	0	CLKC2 输出粗调参数
CLKC3_CPHASE	0-127	0	CLKC3 输出粗调参数
CLKC4_CPHASE	0-127	0	CLKC4 输出粗调参数
CLKC5_CPHASE	0-127	0	CLKC5 输出粗调参数

Attribute	Allowed Values	Default	Descriptions
CLKC6_CPHASE	0-127	0	CLKC6 输出粗调参数
INTPI	0-3	0	VCO 等级
SSC_ENABLE	"ENABLE","DISABLE"	"DISABLE"	SSC 模式使能
SSC_USR_RST	"ENABLE","DISABLE"	"ENABLE"	SSC 用户复位使能
SSC_MODE	"UP", "DOWN", "CENTER"	"CENTER"	SSC 展频模式选择，中心，向上，向下
EXT_USR_FREQ_EN	"ENABLE","DISABLE"	"DISABLE"	外部输入用户调制频率使能
FREQ_OFFSET	[0, 2^17 -1], must 2^17 -1 when EXT_USR_FREQ_EN is ENABLE	0	如果使用外部频率调制，设为全 1，否则设为全 0
SSC_FREQ_DIV	[0, 2^15-1]	0	展频计算参数
SSC_RNGE	[0, 2^11-1]	242	
HIGH_SPEED_EN	"ENABLE","DISABLE"	"DISABLE"	高速展频使能信号
REFCLK_OUT_ENABLE	"ENABLE","DISABLE"	"DISABLE"	参考时钟输出使能
CLK_MAIN_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLK_MAIN 输出时钟路径使能。
CLKC0_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC0 输出使能
CLKC1_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC1 输出使能
CLKC2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC2 输出使能
CLKC3_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC3 输出使能
CLKC4_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC4 输出使能
CLKC5_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC5 输出使能
CLKC6_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC6 输出使能
CLKC0_USR_RST	"ENABLE","DISABLE"	"ENABLE"	输出路径复位信号，其中[0]控制输出路径 0，1，2，3，[1]控制输出路径 4，5，6
CLKC1_USR_RST	"ENABLE","DISABLE"	"ENABLE"	
CLKC0_DIV2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC0 输出除 2 预分频使能
CLKC1_DIV2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC1 输出除 2 预分频使能
CLKC2_DIV2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC2 输出除 2 预分频使能
CLKC3_DIV2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC3 输出除 2 预分频使能
CLKC4_DIV2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC4 输出除 2 预分频使能
CLKC5_DIV2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC5 输出除 2 预分频使能
CLKC6_DIV2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC6 输出除 2 预分频使能
CLKC0_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC0 输出占空比 50%使能信号
CLKC1_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC1 输出占空比 50%使能信号
CLKC2_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC2 输出占空比 50%使能信号
CLKC3_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC3 输出占空比 50%使能

Attribute	Allowed Values	Default	Descriptions
			信号
CLKC4_DUTY50	"ENABLE", "DISABLE"	"ENABLE"	CLKC4 输出占空比 50%使能信号
CLKC5_DUTY50	"ENABLE", "DISABLE"	"ENABLE"	CLKC5 输出占空比 50%使能信号
CLKC6_DUTY50	"ENABLE", "DISABLE"	"ENABLE"	CLKC6 输出占空比 50%使能信号
PREDIV_MUXC0	"VCO", "CLK6_INT", "CLK_INT_MAIN", "REFCLK"	"VCO"	CLKC0 输出路径中进分频器的时钟源头选择
PREDIV_MUXC1	"VCO", "CLK0_INT", "SSCCLK", "REFCLK"	"VCO"	CLKC1 输出路径中进分频器的时钟源头选择
PREDIV_MUXC2	"VCO", "CLK1_INT", "SSCCLK", "REFCLK"	"VCO"	CLKC2 输出路径中进分频器的时钟源头选择
PREDIV_MUXC3	"VCO", "CLK2_INT", "SSCCLK", "REFCLK"	"VCO"	CLKC3 输出路径中进分频器的时钟源头选择
PREDIV_MUXC4	"VCO", "CLK3_INT", "SSCCLK", "REFCLK"	"VCO"	CLKC4 输出路径中进分频器的时钟源头选择
PREDIV_MUXC5	"VCO", "CLK4_INT", "SSCCLK", "REFCLK"	"VCO"	CLKC5 输出路径中进分频器的时钟源头选择
PREDIV_MUXC6	"VCO", "CLK5_INT", "SSCCLK", "REFCLK"	"VCO"	CLKC6 输出路径中进分频器的时钟源头选择
DIVOUT_MUXC0	"DIV", "REFCLK"	"DIV"	CLKC0 输出路径时钟源头选择
DIVOUT_MUXC1	"DIV", "REFCLK"	"DIV"	CLKC1 输出路径时钟源头选择
DIVOUT_MUXC2	"DIV", "REFCLK"	"DIV"	CLKC2 输出路径时钟源头选择
DIVOUT_MUXC3	"DIV", "REFCLK"	"DIV"	CLKC3 输出路径时钟源头选择
DIVOUT_MUXC4	"DIV", "REFCLK"	"DIV"	CLKC4 输出路径时钟源头选择
DIVOUT_MUXC5	"DIV", "REFCLK"	"DIV"	CLKC5 输出路径时钟源头选择
DIVOUT_MUXC6	"DIV", "REFCLK"	"DIV"	CLKC6 输出路径时钟源头选择
MAIN_MUXC	"MAIN", "REFCLK"	"MAIN"	CLK_MAIN 输出时钟源头选择
CLKC0_DIV	1-128	1	CLKC0 输出分频
CLKC1_DIV	1-128	1	CLKC1 输出分频
CLKC2_DIV	1-128	1	CLKC2 输出分频
CLKC3_DIV	1-128	1	CLKC3 输出分频
CLKC4_DIV	1-128	1	CLKC4 输出分频

Attribute	Allowed Values	Default	Descriptions
CLKC5_DIV	1-128	1	CLKC5 输出分频
CLKC6_DIV	1-128	1	CLKC6 输出分频
CLKC0_DUTY_INT	1-127	1	CLKC0 输出占空比参数
CLKC1_DUTY_INT	1-127	1	CLKC1 输出占空比参数
CLKC2_DUTY_INT	1-127	1	CLKC2 输出占空比参数
CLKC3_DUTY_INT	1-127	1	CLKC3 输出占空比参数
CLKC4_DUTY_INT	1-127	1	CLKC4 输出占空比参数
CLKC5_DUTY_INT	1-127	1	CLKC5 输出占空比参数
CLKC6_DUTY_INT	1-127	1	CLKC6 输出占空比参数
REFCLK_DET_BYP	"ENABLE", "DISABLE"	"ENABLE"	检测参考时钟是否存在使能
FIN	"ENABLE", "DISABLE"	"100.0000"	实际应用不使用
FEEDBK_MODE	"NORMAL", "SOURCE SYNC", "NO COMP", "ZERODELAY"	"NORMAL"	反馈模式选择
SSC_AMP	Center spread 0 -> 3%	0.0	展频百分比（0%~3%）
DERIVE_PLL_CLOCKS	"ENABLE", "DISABLE"	"DISABLE"	SDC 约束使能
GEN_BASIC_CLOCK	"ENABLE", "DISABLE"	"DISABLE"	

2.4 时钟反馈模式

PH1A 系列 PLL 支持 4 种反馈模式。每种模式都支持时钟分频/倍频、相移、占空比调整等功能。

1） 源同步模式（Source-Synchronous Mode）



图 2-4-1 源同步模式

图 2-4-1 源同步模式通过动态相移功能，调节时钟相位保证数据端口到 IOB 输入寄存器的延迟和时钟输入端口到 IOB 寄存器的延迟相等（数据和时钟输入端口模式相同情况下）。

2） 无补偿模式（No Compensation Mode）

在无补偿模式，PLL 不对时钟网络延迟进行补偿，PLL 采用内部自反馈，会提高 PLL 的抖动性能。



图 2-4-2 无补偿模式（相位不对齐）

3） 普通模式(normal Mode)

普通模式中，PLL 会补偿 GCLK 网络延迟，保证内部寄存器输入时钟相位和时钟管脚相位一致。



图 2-4-3 普通模式

4） 零延迟缓冲模式（Zero Delay Buffer Mode ）

零延迟缓冲模式，时钟输出管脚相位和 PLL 参考时钟输入管脚相位对齐。



图 2-4-4 零延迟缓冲模式

在使用零延迟缓冲模式的情况下，需要保证设计中的双向 I/O 引脚连接反馈输出和 fbkclk 输入作为反馈路径，以确保参考时钟管脚和时钟输出管脚相位对齐。同时设计中的双向 I/O 必须为单端 IO，尽量为全局时钟管脚，保证延迟一致。另外在此 IO 上建议不能引入电路板走线，防止造成反射干扰信号质量。具体实现框图如图 2-4-5 所示（C0~C6 都可以作为反馈时钟）。



图 2-4-5 零延迟缓冲模式实现框图

注：1. 当输入的 refclk 频率 50MHz 以下时，输出 IO 的驱动至少为 8mA。当输入 refclk 频率大于 50MHz 同时小于 100M 时要求输出的驱动为 16mA。并且要求输入和输出在同一个 IO 的 Bank；

2. 当选择零延时模式时，需要保证输入时钟分频系数和反馈时钟分频系数一致，即 M=N;

2.5 硬件特性

PH1A 系列 FPGA 的 PLL 支持通用时钟管理的多种功能，本节主要讨论时钟分频实现，相移功能和可编程占空比等功能的实现。

2.5.1 压控振荡器（VCO）

PH1A 系列 FPGA 的 PLL 模块为 PLL 输出端口提供时钟的合成，压控振荡器（VCO）频率可以通过输入参考时钟。参考时钟分频系数（N），反馈时钟分频系数（M）控制来实现，具体实现可以通过以下公式来实现。

1） 当反馈模式选择 VCO 反馈时：

$$F_{VCO} = F_{refclk} \times \frac{M}{N}$$ 公式 2-5-1

2）当反馈模式选择 C0~C6 某个通道作为反馈时：

$$F_{VCO} = F_{refclk} \times \frac{M}{N} \times CLKCx_div$$ 公式 2-5-2

其中，*CLKCx_div* 为 PLL 输出通道的分频系数。

2.5.2 PLL 锁定

PLL 的锁定信号（LOCK）用于指示 PLL 何时在输入引脚上实现了参考时钟和反馈时钟的相位和频率对齐，相位对齐在预定义的窗口范围之内，频率匹配在预定义的范围之内。PLL 上电之后自动锁定，无需额外的复位。如果输入时钟停止、违反相位对齐（例如：输入时钟相移）、频率变化等，则 LOCK 将在至少 6 个反馈时钟周期内无效。

2.5.3 PLL 相移

在实际应用中，PLL 的多个时钟之间需产生相位差，因此需要对时钟输出进行相位调整。PH1A 系列 FPGA 的 PLL 的提供了可静态配置相位移动的功能。PH1A 系列 FPGA 的 PLL 的输出时钟可以采取下面方法进行相移：

- 通过 VCO 相位选择来实现时钟相位静态细调。

2.5.3.1 静态相位细调

PH1A 系列 FPGA 的 PLL 可以通过使用 VCO 的八个相位中的任何一个作为参考时钟，可以实现静态相位细调，这种方法可以获得较高分辨率的相位移动。相位细调的最小分辨率如公式 2-5-3 所示。

$$P_{min} = \frac{1}{8 \times f_{vco}} = \frac{N}{8Mf_{refclk}} \qquad \text{公式 2-5-3}$$

其中：f_{refclk} 为 PLL 输入的参考时钟；M 为反馈时钟分频系数；N 为参考时钟分频系数；

图 2-5-1 显示了 VCO 的八个不同的相位输出和时钟的分频输出。每个 VCO 都按照顺序启动显示。从下述示例中，Clk_out0 以 VCO 的 0° 为初始相位做二分频输出。Clk_out1 以 VCO 的 90° 为初始相位做二分频输出。Clk_out2 以 VCO 下个周期的 90° 为初始相位做二分频输出。与 Clk_out1 相位相差一个 VCO 周期。Clk_out3 以 VCO 的 225° 为初始相位做二分频输出。通过下述方式可以实现相位的静态细调节



图 2-5-1 VCO 不同相位输出和分频输出

2.5.4 占空比调整

PH1A 系列 PLL 输出支持占空比调整，并且 PLL 每一路输出都能够实现占空比调整。具体输出占空比参数（CLKCx_DUTY_INT）由输出时钟分频器系数决定，具体方法为将分频器值舍入到最接近的偶数，如果分频器值是奇数，则将其设置为更大的整数。

具体计算公式如下所示。

配置 50%占空比时：

偶： $CLKCx_DUTY_INT = (CLKx_DIV+1) / 2$ 公式 2-5-4

奇： $CLKCx_DUTY_INT = INT((CLKx_DIV+1) / 2) + 1$ 公式 2-5-5

配置非 50%占空比时：

$CLKCx_DUTY_INT = (CLKx_DIV+1) - DutyCycle \times (CLKx_DIV+1)$ 公式 2-5-6

其中：*DutyCycle* 用户设置占空比的数值（单位：百分比）。*CLKx_DIV* 输出时钟分频系数。

2.6 小数分频

随着锁相环频率综合器的广泛应用，不同的应用要求产生不同的综合结构，如整数分频环，分数分频环等，整数分频频率综合器就是分 O 频系数 M 为整数倍，小数分频频率综合器就是分频系数 M 为小数，而不是整数。小数分频综合器最大的特点就是能够兼顾相位噪声和系统速度的要求。

PH1A 系列 PLL 支持小数分频和整数分频两种功能，并且小数分频器在 PLL 的反馈路径上，反馈时钟分频系数（M）为小数和整数。同时，PLL 的每一路输出都可以实现小数分频，可以实现更加丰富的

时钟输出。

PH1A 系列 PLL 小数分频的分辨率为 1/4096,例如，如果参考时钟输入为 50MHz，反馈时钟分频系数（M）为 48，参考时钟分频系数(N)为 3，则 VCO 频率为 800MHz,当反馈时钟分频系数（M）为小数 48.5 时，则 VCO 频率为 808.333MHz,输出频率可以实现精度更高的频率。

注意：如果开启小数分频时，反馈时钟分频系数配置范围只能为：3~126。

2.7 展频

PH1A 系列 FPGA 的 PLL 提供展频功能，能够实现 PLL 输出时钟的扩频。PLL 展频功能可以分为三种：中心展频，向下展频，向上展频。当软件界面上勾选 SS_EN 时，PLL 的 C0~C6 都可以实现输出展频的功能。同时输出频率展开的百分比可根据软件进行设置。具体范围为 0%~3%。具体扩频方式如图 2-7-1 所示。



图 2-7-1 展频示意图

PH1A 系列 FPGA 的 PLL 提供外部输入功能，可以根据用户的输入信号的控制实现各种展频的调制，具体外部输入端口如表 2-7-1 所示。

表 2-7-1 展频外部输入端口

引脚名称	输入/输出	位宽/bit	描述
ext_freq_mod_clk	input	1	ext_freq_mod_clk 输入信号频率要小于 VCO 频率的 1/12，高电平脉冲宽度至少是 VCO 周期的 6 倍。输入调制深度不能超过 3%
ext_freq_mod_en	input	1	外部输入展频使能信号
ext_freq_mod_val	input	17	ext_freq_mod_val 最高位为符号位，其他位为频率调节，根据计算公式计算调制频率

具体配置计算公式如下：

当 HIGH_SPEED_EN = 1 时

frequency offset(%) = 100×ext_freq_mod_val[15:0]/2^20;　　公式 2-7-1

当 HIGH_SPEED_EN = 0 时

frequency offset(%) = 100×ext_freq_mod_val[15:0]/2^21.　　公式 2-7-2

3 PLL 动态相位调整

PH1A 系列 FPGA 的 PLL 支持静态配置，即由用户通过软件设置生成码流，上电下载后不能更改。此外，PH1A 系列 FPGA 支持动态相位粗调和细调功能。

静态配置参数包括：

- 参考/反馈时钟输入/输出选择
- 参考时钟分频系数(N)
- 反馈时钟分频系数(M)
- 输出时钟分频系数(C0-C6)

3.1 动态相位细调

动态相位细调特性允许对锁相环的每个独立输出相位进行动态调整，通过对给定的计数器递增或递减实时改变输出时钟相位。每次移动相位为 1/8VCO 周期。表 3-1-1 列出了用于动态相位细调的控制信号。

表 3-1-1 动态相位细调控制信号

信号名称	方向	位宽	描述
PSCLKSEL	input	3	要进行动态细调相位的时钟选择信号，从 C0-C6 中选出一路
PSDOWN (1)	input	1	动态相移方向选择，1=向上，0=向下，PSCLK 的上升沿采样。
PSSTEP (1)	input	1	PSSTEP=1，使能动态相移，上升沿有效
PSCLK (1)	input	1	动态相移时钟
PSDONE (2)	output	1	信号由低变电平变为高电平时，表明相位调整结束。

注：1. PSDOWN、PSSTEP、PSCLK 在 PLL 内部被当做异步信号，同时在内部做同步化，另外 psstep 的宽度至少 4 个 psclk 的周期；

2. PSDONE 信号与 PSCLK 为异步关系，与 PLL 内部的 VCO 时钟同步。

对于动态相移，每次能对一路输出进行相位调整，由内部逻辑接口 PSCLKSEL[2:0]来选择 C[6:0]中的一路，具体设置如表 3-1-2 所示。

表 3-1-2 动态细调相位输出选择

PSCLKSEL[2:0]	PLL 输出选择
000 (default)	C[0]
001	C[1]
010	C[2]
011	C[3]
100	C[4]
101	C[5]
110	C[6]
111	保留

执行一次动态相位细调调整，必须遵循以下步骤：

（1） 根据需要设置 PSDOWN 和 PSCLKSEL。

（2） 打开相位调整，相位调整 PSSETP 至少需要四个 PSCLK 周期，每一个 PSSTEP 脉冲进行一次相位移动。

（3） 关闭相位调整。

（4） 等待 PSDONE 变为高电平。

（5） 重复上述步骤 1-4，可以进行多次动态相位细调调整。

PSCLKSEL[2:0], PSSTEP, PSDOWN 和 PSCLK 同步，必须由 PSCLK 同步过后送给 PLL。



图 3-1-1 PLL 动态细调相位

PSSTEP 信号在 PSCLK 的上升沿被锁存，如图 3-1-1 所示，PSSTEP 必须满足至少四个 PSCLK 周期触发一次。PSDONE 信号变为低电平并保持大概 3 个 VCO 周期。然后 PSDONE 由低变为高电平时相位移动完成。PSDONE 信号拉高后的下个输出时钟周期，动态相位移动生效。

3.2 动态相位粗调

PH1A 系列 FPGA PLL 支持动态粗调相位，动态粗调功能允许对 PLL 的每个独立输出相位进行动态调整，每次移动相位为一个 VCO 周期。具体端口和说明如表 3-2-1 所示

表 3-2-1 动态相位粗调控制信号

信号名称	方向	位宽	描述
psclksel	input	3	要进行动态粗调相位的时钟选择信号，从 C0-C6 中选出一路
cps_step	input	1	动态粗调控制信号，该信号存在下降沿跳变就可以进行相位移动

注：1. 使用动态粗调时，不能改变相位调节方向，只能向前调整相位。

2. cps_step：通过 psclksel 信号选择某一通道以后，cps_step 信号只需要存在下降沿跳变，就可以进行相位调节，每次移动相位为一个 VCO 周期。

3. 实际应用中可以同时使用动态相位粗调和细调节功能，也可以分开使用，通道选择共用 psclksel 信号。

4. 当使用动态相位粗调节时，cps_step 信号下降沿跳变以后，经过 4 个输出时钟周期后生效。同时 cps_step 下降沿间隔要保证大于 4 个输出时钟周期。

4 动态配置

4.1 介绍

本章节主要描述了 PH1A 系列 FPGA 重新配置 PLL 所需要的信息和相关参考设计，通过动态配置端口可以对 PLL 重新配置，动态配置提供对比特流中初始化配置的访问，允许用户无需重新加载比特流的情况下动态修改 PLL 的参数。同时，PLL 在动态重新配置不在 PLL 反馈通路里面的参数配置可以不复位，但要小心输出时钟毛刺。复位只能复位输出路径，不能复位 PLL 环路，否则需要重新锁定。PLL 的输出频率，占空比都可以通过动态配置端口进行更改。

4.2 PLL 动态配置参数组

PH1A 系列 FPGA 的 PLL 具有四大类可以访问的寄存器组，主要包括：PLL 输出时钟，PLL 输出占空比，反馈时钟分频系数，参考时钟分频系数。

PLL 输出频率

PLL 的每路输出时钟都有独立的分频器，可以通过对输出分频器的系数进行重新配置，调整 PLL 每一路输出的时钟频率。

当配置输出频率时，如果分频系数（CLKx_DIV）变化时，输出时钟的占空比同样会变化，如果需要保持 50%的占空比，需要配置占空比的参数，来保证输出时钟为 50%占空比。具体配置关系如下方公式。

例如：PLL 的 VCO 频率为 1000MHz. 输出分频系数（CLKx_DIV）为 9. 则输出频率为 100MHz，并且保证 50%占空比。如下计算公式：

$$Cx_DUTY = (CLKx_DIV+1) - DutyCycle * (CLKx_DIV+1) = 10-50\%*10=5 \quad \text{公式 4-2-1}$$

PLL 输出占空比

PLL 输出时钟占空比可以进行重新配置，具体参数由输出时钟分频器系数决定，具体方法为根据设置的分频值，以及需要调整的占空比数值，来计算 Cx_DUTY。如果不为整数则四舍五入取整。具体计算公式如下所示。

占空比配置：

$$Cx_DUTY = (CLKx_DIV+1) - DutyCycle * (CLKx_DIV+1) \quad \text{公式 4-2-2}$$

其中：DutyCycle 用户设置占空比的数值（单位：百分比）。CLKx_DIV 输出时钟分频系数。

PLL 参考时钟和反馈时钟分频系数

PLL 的参考时钟和反馈时钟分频系数可以进行重新配置，通过配置参考时钟分频系数和反馈时钟分频系数可以改变 PLL 的 VCO 频率和输出频率，具体计算公式如下所示。

VCO 频率配置：

当反馈模式选择 VCO 反馈时：

$$F_{VCO} = F_{refclk} \times \frac{M}{N}$$ 公式 4-2-3

当反馈模式选择 C0~C6 某个通道作为反馈时：

$$F_{VCO} = F_{refclk} \times \frac{M}{N} \times CLKCx_div$$ 公式 4-2-4

其中，$CLKCx_div$ 为 PLL 输出通道的分频系数，N 为 PLL 的参考时钟分频系数，M 为 PLL 的反馈时钟分频系数；

PLL 的每个参数都存储在 RAM 空间中。动态配置功能通过类似 MEMORY 访问的 8 位动态接口来实现。PLL 可配置参数地址表如表 4-2-1 所示。

表 4-2-1 PLL 可配置参数地址表

地址	参数	说明
8’h04	N	PLL 参考时钟分频系数调整寄存器
8’h12	M	PLL 反馈时钟分频系数调整寄存器
8’h24	C0_duty	PLL 时钟输出 C0 的占空比调整寄存器
8’h28	C1_duty	PLL 时钟输出 C1 的占空比调整寄存器
8’h2c	C2_duty	PLL 时钟输出 C2 的占空比调整寄存器
8’h30	C3_duty	PLL 时钟输出 C3 的占空比调整寄存器
8’h34	C4_duty	PLL 时钟输出 C4 的占空比调整寄存器
8’h38	C5_duty	PLL 时钟输出 C5 的占空比调整寄存器
8’h3c	C6_duty	PLL 时钟输出 C6 的占空比调整寄存器
8’h27	Clk0_out	PLL 时钟输出 C0 的频率调整寄存器
8’h2b	Clk1_out	PLL 时钟输出 C1 的频率调整寄存器
8’h2f	Clk2_out	PLL 时钟输出 C2 的频率调整寄存器
8’h33	Clk3_out	PLL 时钟输出 C3 的频率调整寄存器
8’h37	Clk4_out	PLL 时钟输出 C4 的频率调整寄存器
8’h3b	Clk5_out	PLL 时钟输出 C5 的频率调整寄存器
8’h3f	Clk6_out	PLL 时钟输出 C6 的频率调整寄存器

注：1. 为了保证 PLL 动态配置达到预期，配置 PLL 相关寄存器需严格按照控制位列表进行，先读取后，只更新用户可定义寄存器值，不在环路里面的可以不复位，但要小心瞬时的 glitch。具体每个可配置的参数和寄存器下表所示。

2. 当选择 C0~C6 某一路作为反馈时钟时，需要注意反馈时钟在 PLL 环路内，复位会导致 PLL 重新锁定。同时不建议配置反馈通路的时钟参数。

表 4-2-2 PLL 输出占空比配置（CLKOUT0）

C0_duty	位数	说明
Reserved	[7]	保留位，建议配置成 0
CLKC0_DUTY_INT	[6:0]	时钟 C0 输出占空比控制，

表 4-2-3 PLL 输出占空比配置（CLKOUT1）

C1_duty	位数	说明
Reserved	[7]	保留位，建议配置成 0
CLKC1_DUTY_INT	[6:0]	时钟 C1 输出占空比控制。

表 4-2-4 PLL 输出占空比配置（CLKOUT2）

C2_duty	位数	说明
Reserved	[7]	保留位，建议配置成 0
CLKC2_DUTY_INT	[6:0]	时钟 C2 输出占空比控制

表 4-2-5 PLL 输出占空比配置（CLKOUT3）

C3_duty	位数	说明
Reserved	[7]	保留位，建议配置成 0
CLKC3_DUTY_INT	[6:0]	时钟 C3 输出占空比控制

表 4-2-6 PLL 输出占空比配置（CLKOUT4）

C4_duty	位数	说明
Reserved	[7]	保留位，建议配置成 0
CLKC4_DUTY_INT	[6:0]	时钟 C4 输出占空比控制

表 4-2-7 PLL 输出占空比配置（CLKOUT5）

C5_duty	位数	说明
Reserved	[7]	保留位，建议配置成 0
CLKC5_DUTY_INT	[6:0]	时钟 C5 输出占空比控制

表 4-2-8 PLL 输出占空比配置（CLKOUT6）

C6_duty	位数	说明
Reserved	[7]	保留位，建议配置成 0
CLKC6_DUTY_INT	[6:0]	时钟 C6 输出占空比控制

表 4-2-9 PLL 输出频率配置（CLKOUT0）

Clk0_out	位数	说明
PREDIV_MUXC0[1]	[7]	时钟 C0 输出分频器的时钟源选择控制，不建议配置，保持默认值。如需要配置建议配置成 0
CLKC0_DIV	[6:0]	时钟 C0 输出时钟分频控制。 7’b0000000：除以 1，

Clk0_out	位数	说明
		7’b0000001：除以 2 7’b0000010：除以 3， …… 7’b1111110：除以 127， 7’b1111111：除以 128。

表 4-2-10 PLL 输出频率配置（CLKOUT1）

Clk1_out	位数	说明
PREDIV_MUXC1[1]	[7]	时钟 C1 输出分频器的时钟源选择控制，不建议配置，保持默认值。如需要配置建议配置成 0
CLKC1_DIV	[6:0]	时钟 C1 输出时钟分频控制。 7’b0000000：除以 1， 7’b0000001：除以 2 7’b0000010：除以 3， …… 7’b1111110：除以 127， 7’b1111111：除以 128。

表 4-2-11 PLL 输出频率配置（CLKOUT2）

Clk2_out	位数	说明
PREDIV_MUXC2[1]	[7]	时钟 C2 输出分频器的时钟源选择控制，不建议配置，保持默认值。如需要配置建议配置成 0
CLKC2_DIV	[6:0]	时钟 C2 输出时钟分频控制。 7’b0000000：除以 1， 7’b0000001：除以 2 7’b0000010：除以 3， …… 7’b1111110：除以 127， 7’b1111111：除以 128。

表 4-2-12 PLL 输出频率配置（CLKOUT3）

Clk3_out	位数	说明
PREDIV_MUXC3[1]	[7]	时钟 C3 输出分频器的时钟源选择控制，不建议配置，保持默认值。如需要配置建议配置成 0
CLKC3_DIV	[6:0]	时钟 C3 输出时钟分频控制。 7’b0000000：除以 1， 7’b0000001：除以 2

		7’b0000010：除以 3， …… 7’b1111110：除以 127， 7’b1111111：除以 128。

表 4-2-13 PLL 输出频率配置（CLKOUT4）

Clk4_out	位数	说明
PREDIV_MUXC4[1]	[7]	时钟 C4 输出分频器的时钟源选择控制，不建议配置，保持默认值。如需要配置建议配置成 0
CLKC4_DIV	[6:0]	时钟 C4 输出时钟分频控制。 7’b0000000：除以 1， 7’b0000001：除以 2 7’b0000010：除以 3， …… 7’b1111110：除以 127， 7’b1111111：除以 128。

表 4-2-14 PLL 输出频率配置（CLKOUT5）

Clk5_out	位数	说明
PREDIV_MUXC5[1]	[7]	时钟 C5 输出分频器的时钟源选择控制，不建议配置，保持默认值。如需要配置建议配置成 0
CLKC5_DIV	[6:0]	时钟 C5 输出时钟分频控制。 7’b0000000：除以 1， 7’b0000001：除以 2 7’b0000010：除以 3， …… 7’b1111110：除以 127， 7’b1111111：除以 128。

表 4-2-15 PLL 输出频率配置（CLKOUT6）

Clk6_out	位数	说明
PREDIV_MUXC6[1]	[7]	时钟 C6 输出分频器的时钟源选择控制，不建议配置，保持默认值。如需要配置建议配置成 0
CLKC6_DIV	[6:0]	时钟 C6 输出时钟分频控制。 7’b0000000：除以 1， 7’b0000001：除以 2 7’b0000010：除以 3， ……

		7’b1111110：除以 127， 7’b1111111：除以 128。

表 4-2-16 PLL 参考时钟分频系数配置

N	位数	说明
Reserved	[7]	保留位，建议配置成 0
REFCLK_DIV	[6:0]	PLL 参考时钟分频系数控制。 7’b0000000：除以 1， 7’b0000001：除以 2 7’b0000010：除以 3， …… 7’b1111110：除以 127， 7’b1111111：除以 128。

表 4-2-17 PLL 反馈时钟分频系数配置

M	位数	说明
SDM_FRAC	[7]	小数分频模式控制使能，1’b0:整数分频，1’b1：代表小数分频；不建议直接配置；默认保留；如需要配置根据实际 IP 界面配置选择整数分频还是小数分频；
FBCLK_DIV	[6:0]	PLL 反馈时钟分频系数控制。 7’b0000000：无， 7’b0000001：除以 2 7’b0000010：除以 3， …… 7’b1111110：除以 127， 7’b1111111：除以 128。

4.3 PLL 动态配置端口和参数

表 4-3-1 PLL 动态配置端口

引脚名称	输入/输出	位宽	说明
drp_clk	input	1	动态配置时钟输入
drp_rstn	input	1	动态配置复位信号，低电平复位
drp_sel	input	1	动态配置片选信号输入，高电平有效
drp_rd	input	1	动态配置读使能信号，高电平有效

drp_wr	input	1	动态配置写使能信号，高电平有效
drp_addr	input	8	动态配置写地址信号
drp_wdata	input	8	动态配置写数据输入信号
drp_rdy	output	1	动态配置读数据结束标志，可进行下次读数据
drp_err	output	1	动态配置错误标志位，高有效
drp_rdata	output	8	动态配置数据读出端口，数据无延迟输出

表 4-3-2 PLL 动态配置参数

Attribute	Allowed Values	Default	Descriptions
CLKC0_DUTY_INT	1-128	1	CLKC0 输出占空比参数
CLKC1_DUTY_INT	1-128	1	CLKC1 输出占空比参数
CLKC2_DUTY_INT	1-128	1	CLKC2 输出占空比参数
CLKC3_DUTY_INT	1-128	1	CLKC3 输出占空比参数
CLKC4_DUTY_INT	1-128	1	CLKC4 输出占空比参数
CLKC5_DUTY_INT	1-128	1	CLKC5 输出占空比参数
CLKC6_DUTY_INT	1-128	1	CLKC6 输出占空比参数
CLKC0_DIV	1-128	1	CLKC0 输出分频
CLKC1_DIV	1-128	1	CLKC1 输出分频
CLKC2_DIV	1-128	1	CLKC2 输出分频
CLKC3_DIV	1-128	1	CLKC3 输出分频
CLKC4_DIV	1-128	1	CLKC4 输出分频
CLKC5_DIV	1-128	1	CLKC5 输出分频
CLKC6_DIV	1-128	1	CLKC6 输出分频
REFCLK_DIV	1-128	1	参考时钟分频
FBCLK_DIV	2-128	2	反馈时钟分频

4.4 PLL 动态配置参考时序图

PLL 动态配置具体参考时序图如图 4-1 所示。



图 4-1 PLL 动态配置时序图

注：不建议同地址同时读写，以防意外的情况发生。即读写操作分开（drp_rd 和 drp _wr 信号分开有效），先进行写再进行读，或者先读后写。以防意外的情况发生。

5 PLL 级联

PH1A 系列 FPGA 的 PLL 支持级联的功能，可以把两个 PLL 进行级联，可以实现更加宽的范围的时钟输出功能，具体实现框图如图 5-1 所示。



图 5-1 PLL 输出级联功能

当选择 C0~C6 反馈时，公式 5-1 给出了两个 PLL 的最终输出频率与输入频率、分频计数器（*clkcx_div*）、参考时钟分频系数(N)、反馈时钟分频系数(M)之间的关系。(以 C0 反馈为例)

$$F_{clkout_pll2} = F_{clkout_pll1} \times \frac{M_{pll2} \times clkc0_div_{pll2}}{N_{pll2} \times clkcx_div_{pll2}} = F_{refclk1} \times \frac{M_{pll1} \times clkc0_div_{pll1}}{N_{pll1} \times clkcx_div_{pll1}} \times \frac{M_{pll2} \times clkc0_div_{pll2}}{N_{pll2} \times clkcx_div_{pll2}}$$

公式 5-1

当选择 VCO 反馈时，公式 5-2 给出了两个 PLL 的最终输出频率与输入频率、参考时钟分频系数(N)、分频计数器（*clkcx_div*）、反馈时钟分频系数(M)之间的关系。

$$F_{clkout_pll2} = F_{clkout_pll1} \times \frac{M_{pll2}}{N_{pll2} \times clkcx_div_{pll2}} = F_{refclk1} \times \frac{M_{pll1}}{N_{pll1} \times clkcx_div_{pll1}} \times \frac{M_{pll2}}{N_{pll2} \times clkcx_div_{pll2}}$$ 公式 5-2

6 版本信息

日期	版本	修订记录
2021/06/19	0.1	首次发布中文版
2021/09/24	0.2	更新第四章节动态配置，增加 VCO 配置相关参数：参考时钟分频系数和反馈时钟分频系数。 更新表 4-2-1 PLL 可配置参数地址表；表 4-3-3 PLL 动态配置参数。 新增表 4-2-16 PLL 参考时钟分频系数配置、表 4-2-17 PLL 反馈时钟分频系数配置。 更新动态配置章节，提供不配置寄存器的默认值。 更新图 4-1 PLL 动态配置时序图：修正 drp_error 端口描述。
2021/10/21	0.3	更新动态相位细调章节，增加动态相位移动相关信号时序描述 更新表 2-1PH1A 系列 PLL 特性表：删除输入输出频率要求
2021/11/1	0.4	更新表 2-1-1 PH1A 系列 PLL 端口分类表 2-2-1 PH1A 系列 PLL 端口说明：增加 PLL 的 refclk_rst 和 wakeup 信号描述。
2022/01/20	1.0	首次发布正式版本
2022/06/28	1.1	统一修订 PH1A400 系列名称为 PH1A 系列。
2022/08/03	1.2	更新第 2 节中器件的 PLL 描述 更新了第 4 节中的公式编号

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。